### (19)中华人民共和国国家知识产权局



# (12)发明专利申请



(10)申请公布号 CN 111129062 A (43)申请公布日 2020.05.08

(21)申请号 201911396420.5

(22)申请日 2019.12.30

(71)申请人 东莞市中晶半导体科技有限公司 地址 523000 广东省东莞市企石镇科技工 业园

(72)发明人 刘丹丹 刘权锋 付小朝 卢敬权

(74) **专利代理机构** 上海光华专利事务所(普通 合伙) 31219

代理人 罗泳文

(51) Int.CI.

*H01L 27/15*(2006.01)

H01L 33/32(2010.01)

H01L 33/36(2010.01)

H01L 33/00(2010.01)

权利要求书2页 说明书7页 附图9页

### (54)发明名称

LED显示模组、LED显示屏及制作方法

#### (57) 摘要

本发明提供一种LED显示模组、LED显示屏及制作方法,LED显示模组包括:n型半导体衬底、发光层、电子阻挡层及p型半导体层;沟槽,贯穿p型半导体层、电子阻挡层及发光层,以隔离出多个发光单元;反射层,形成于p型半导体层表面及沟槽表面,反射层中具有通孔;p电极,形成于通孔;量子点槽,形成于n型半导体衬底中;量子点层上;填充于量子点槽中;保护层,覆盖于量子点层上;共用n电极,形成于n型半导体衬底上。本发明可以避免LED晶圆的翘曲,从而保证模组内LED发光波长具有窄的分布及LED显示模组的转移和帮定的稳定性。本发明具有共阴极设计,在制作显示屏时,可以大大减小驱动板所需连线,极大减小器动板的设计及制作难度。

- 1.一种LED显示模组的制作方法,其特征在于,所述制作方法包括步骤:
- 1)提供一n型半导体衬底,于所述n型半导体衬底上依次形成发光层、电子阻挡层及p型半导体层,形成晶圆:
- 2) 刻蚀所述p型半导体层、电子阻挡层及发光层,形成贯穿至所述n型半导体衬底的沟槽,基于所述沟槽隔离出多个发光单元;
  - 3) 于所述p型半导体层表面及所述沟槽表面形成反射层;
  - 4)于所述反射层中形成通孔,基于所述通孔形成p电极;
  - 5) 减薄所述n型半导体衬底:
  - 6)于所述n型半导体衬底形成与所述发光单元对应的量子点槽;
  - 7) 于所述量子点槽中填充量子点层;
  - 8) 于所述量子点层上形成保护层;
  - 9)于所述n型半导体衬底上形成共用n电极。
- 2.根据权利要求1所述的LED显示模组的制作方法,其特征在于:所述n型半导体衬底包括n型氮化镓衬底,所述n型氮化镓衬底的载流子浓度介于 $1\times10^{18}$ cm $^{-3}\sim5\times10^{19}$ cm $^{-3}$ 之间,所述发光层包括量子阱超晶格,所述量子阱超晶格包括InGaN/GaN、AlGaN/GaN、AlGaN/InGaN及AlGaN/AlGaN中的一种,所述电子阻挡层包括p型AlGaN,所述p型半导体层包括p型氮化镓。
- 3.根据权利要求1所述的LED显示模组的制作方法,其特征在于:步骤3)中,采用电子束蒸镀法形成所述反射层,所述反射层包括分布式布拉格反射层,其包括交替层叠的Ti<sub>3</sub>0<sub>5</sub>/Si<sub>0</sub><sub>2</sub>。
- 4.根据权利要求1所述的LED显示模组的制作方法,其特征在于:步骤3)在形成所述反射层之前,还包括利用等离子增强化学气相沉积法沉积二氧化硅层的步骤,以提高绝缘性能及所述反射层的粘附力。
- 5.根据权利要求1所述的LED显示模组的制作方法,其特征在于:步骤4)基于所述通孔 形成p电极包括:
  - 4-1) 采用热蒸镀法或电子束蒸镀法于所述通孔表面形成银反射层;
- 4-2) 采用热蒸镀法或电子束蒸镀法于所述通孔中填充电极本体,所述电极本体的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。
  - 6.根据权利要求1所述的LED显示模组的制作方法,其特征在于,步骤5)包括:
  - 5-1) 通过研磨抛光工艺对所述n型半导体衬底进行第一次减薄:
  - 5-2) 通过胶接层将所述晶圆胶接于临时基板上;
- 5-3) 使用感应耦合等离子刻蚀工艺对所述n型半导体衬底进行第二次减薄,所述n型半导体衬底的厚度介于6微米~30微米。
- 7.根据权利要求1所述的LED显示模组的制作方法,其特征在于:步骤6)采用感应耦合等离子刻蚀工艺于所述n型半导体衬底形成量子点槽,所述量子点槽的深度介于1微米~20 微米之间。
- 8.根据权利要求1所述的LED显示模组的制作方法,其特征在于:所述量子点层包括红光量子点、绿光量子点、蓝光量子点及黄光量子点中的一种,且各量子点分布于不同的量子点槽中。

- 9.根据权利要求1所述的LED显示模组的制作方法,其特征在于:步骤9)中,通过热蒸镀法或电子束蒸镀法于所述n型半导体衬底上形成共用n电极,所述共用n电极的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。
- 10.根据权利要求1所述的LED显示模组的制作方法,其特征在于:所述LED显示模组包括Micro LED显示屏模组。
- 11.根据权利要求1所述的LED显示模组的制作方法,其特征在于:在步骤6)之前,还包括刻蚀所述晶圆,以在所述晶圆中分割出多个独立的行的步骤,其中,每行的发光单元具有一共用n电极。
  - 12.一种LED显示模组,其特征在于,包括:

n型半导体衬底、发光层、电子阻挡层及p型半导体层;

沟槽,贯穿所述p型半导体层、电子阻挡层及发光层,显露所述n型半导体衬底,所述沟槽隔离出多个发光单元;

反射层,形成于所述p型半导体层表面及所述沟槽表面,所述反射层中具有通孔; p电极,形成于所述通孔;

量子点槽,形成于所述n型半导体衬底中;

量子点层,填充于所述量子点槽中;

保护层,覆盖于所述量子点层上;

共用n电极,形成于所述n型半导体衬底上。

- 13.根据权利要求12所述的LED显示模组,其特征在于:所述n型半导体衬底包括n型氮化镓衬底,所述n型氮化镓衬底的载流子浓度介于 $1\times10^{18}$ cm $^{-3}\sim5\times10^{19}$ cm $^{-3}$ 之间,所述发光层包括量子阱超晶格,所述量子阱超晶格包括InGaN/GaN、A1GaN/GaN、A1GaN/InGaN及A1GaN/A1GaN中的一种,所述电子阻挡层包括p型A1GaN,所述p型半导体层包括p型氮化镓。
- 14.根据权利要求12所述的LED显示模组,其特征在于:所述反射层包括分布式布拉格反射层,其包括交替层叠的Ti<sub>3</sub>0<sub>5</sub>/Si<sub>02</sub>,所述布式布拉格反射层与所述p型半导体层表面及所述沟槽表面之间具有二氧化硅层,以提高绝缘性能及所述反射层的粘附力。
- 15.根据权利要求12所述的LED显示模组,其特征在于,所述p电极包括形成于所述通孔表面的银反射层以及填充于所述通孔的电极本体,所述电极本体的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。
- 16.根据权利要求12所述的LED显示模组,其特征在于:所述n型半导体衬底的厚度介于6微米~30微米,所述量子点槽的深度介于1微米~20微米之间。
- 17.根据权利要求12所述的LED显示模组,其特征在于:所述量子点层包括红光量子点、绿光量子点、蓝光量子点及黄光量子点中的一种,且各量子点分布于不同的量子点槽中。
- 18.根据权利要求12所述的LED显示模组,其特征在于:所述共用n电极的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。
- 19.根据权利要求12所述的LED显示模组,其特征在于:所述LED显示模组包括Micro LED显示屏模组。
- 20.一种LED显示屏,其特征在于,所述LED显示屏包括如权利要求12~19任意一项所述的LED显示模组。

## LED显示模组、LED显示屏及制作方法

#### 技术领域

[0001] 本发明属于LED显示屏设计及制造领域,特别是涉及一种LED显示模组、LED显示屏及制作方法。

### 背景技术

[0002] 随着室内显示应用技术不断提高,目前使用的投影、DLP(Digital Light Processing,数字光处理)、LCD(Liquid Crystal Display,液晶显示器)、PDP(Plasma Display Panel,等离子显示板)等显示应用产品己不能完全满足市场应用需求。在各方面还存在一些缺陷使其突破不了技术的发展。而LED(Light Emitting Diode,发光二极管)全彩显示技术克服了上述产品的众多缺陷,如Mini LED(LED显示屏和背光)和Micro LED,分别成为户内外显示,如指挥中心、户外广告屏、会议中心等场合的首选,以及消费类电子屏幕,如平板电脑、智能手机、虚拟现实显示的主要开发目标之一。

[0003] 现有LED晶圆的衬底绝大部分为蓝宝石和碳化硅。由于异质衬底与氮化镓存在着晶格和热膨胀失配,外延生长及冷却后晶圆均存在着翘曲。翘曲现象及衬底温度不均,使得LED晶圆内芯片的波长峰值分布较宽,可达10nm。翘曲还会使得区域转移或帮定时由于高度差而导致转移或帮定失败。另一方面不管LED芯片结构是水平结构还是垂直结构,每个芯片具有独立的双电极,这使得驱动板电路复杂,或是多次帮定,容易产生可靠性问题。

[0004] 因此,如何实现无翘曲的LED晶圆生长,提供具有共用电极的LED芯片,进而提供一种Micro LED显示器,成为本领域技术人员亟待解决的一个重要技术问题。

#### 发明内容

[0005] 鉴于以上所述现有技术的缺点,本发明的目的在于提供一种LED显示模组、LED显示屏及制作方法,用于解决现有技术中由LED晶圆翘曲产生的模组内LED发光波长分布宽,LED模组转移和帮定可靠性较低的问题以及由模组内LED具有独立双电极产生的驱动板电路复杂的问题。

[0006] 为实现上述目的及其他相关目的,本发明提供一种LED显示模组的制作方法,所述制作方法包括步骤:1)提供一n型半导体衬底,于所述n型半导体衬底上依次形成发光层、电子阻挡层及p型半导体层,形成晶圆;2)刻蚀所述p型半导体层、电子阻挡层及发光层,形成贯穿至所述n型半导体衬底的沟槽,基于所述沟槽隔离出多个发光单元;3)于所述p型半导体层表面及所述沟槽表面形成反射层;4)于所述反射层中形成通孔,基于所述通孔形成p电极;5)减薄所述n型半导体衬底;6)于所述n型半导体衬底形成与所述发光单元对应的量子点槽;7)于所述量子点槽中填充量子点层;8)于所述量子点层上形成保护层;9)于所述n型半导体衬底上形成共用n电极。

[0007] 可选地,所述n型半导体衬底包括n型氮化镓衬底,所述n型氮化镓衬底的载流子浓度介于 $1\times10^{18}$ cm $^{-3}\sim5\times10^{19}$ cm $^{-3}$ 之间,所述发光层包括量子阱超晶格,所述量子阱超晶格包括InGaN/GaN、A1GaN/GaN、A1GaN/InGaN及A1GaN/A1GaN中的一种,所述电子阻挡层包括p型

AlGaN,所述p型半导体层包括p型氮化镓。

[0008] 可选地,步骤3)中,采用电子束蒸镀法形成所述反射层,所述反射层包括分布式布拉格反射层,其包括交替层叠的Ti<sub>3</sub>0<sub>5</sub>/Si<sub>02</sub>。

[0009] 可选地,步骤3) 在形成所述反射层之前,还包括利用等离子增强化学气相沉积法沉积二氧化硅层的步骤,以提高绝缘性能及所述反射层的粘附力。

[0010] 可选地,步骤4)基于所述通孔形成p电极包括:4-1)采用热蒸镀法或电子束蒸镀法于所述通孔表面形成银反射层;4-2)采用热蒸镀法或电子束蒸镀法于所述通孔中填充电极本体,所述电极本体的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。

[0011] 可选地,步骤5)包括:5-1)通过研磨抛光工艺对所述n型半导体衬底进行第一次减薄;5-2)通过胶接层将所述晶圆胶接于临时基板上;5-3)使用感应耦合等离子刻蚀工艺对所述n型半导体衬底进行第二次减薄,所述n型半导体衬底的厚度介于6微米~30微米。

[0012] 可选地,步骤6)采用感应耦合等离子刻蚀工艺于所述n型半导体衬底形成量子点槽,所述量子点槽的深度介于1微米~20微米之间。

[0013] 可选地,所述量子点层包括红光量子点、绿光量子点、蓝光量子点及黄光量子点中的一种,且各量子点分布于不同的量子点槽中。

[0014] 可选地,步骤9)中,通过热蒸镀法或电子束蒸镀法于所述n型半导体衬底上形成共用n电极,所述共用n电极的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。

[0015] 可选地,所述LED显示模组包括Micro LED显示屏模组。

[0016] 可选地,在步骤6)之前,还包括刻蚀所述晶圆,以在所述晶圆中分割出多个独立的行的步骤,其中,每行的发光单元具有一共用n电极。

[0017] 本发明还提供一种LED显示模组,所述LED显示模组包括:n型半导体衬底、发光层、电子阻挡层及p型半导体层;沟槽,贯穿所述p型半导体层、电子阻挡层及发光层,显露所述n型半导体衬底,所述沟槽隔离出多个发光单元;反射层,形成于所述p型半导体层表面及所述沟槽表面,所述反射层中具有通孔;p电极,形成于所述通孔;量子点槽,形成于所述n型半导体衬底中;量子点层,填充于所述量子点槽中;保护层,覆盖于所述量子点层上;共用n电极,形成于所述n型半导体衬底上。

[0018] 可选地,所述n型半导体衬底包括n型氮化镓衬底,所述n型氮化镓衬底的载流子浓度介于 $1\times10^{18}$ cm $^{-3}\sim5\times10^{19}$ cm $^{-3}$ 之间,所述发光层包括量子阱超晶格,所述量子阱超晶格包括InGaN/GaN、A1GaN/InGaN及A1GaN/A1GaN中的一种,所述电子阻挡层包括p型A1GaN,所述p型半导体层包括p型氮化镓。

[0019] 可选地,所述反射层包括分布式布拉格反射层,其包括交替层叠的Ti<sub>3</sub>O<sub>5</sub>/Si<sub>02</sub>,所述布式布拉格反射层与所述p型半导体层表面及所述沟槽表面之间具有二氧化硅层,以提高绝缘性能及所述反射层的粘附力。

[0020] 可选地,所述p电极包括形成于所述通孔表面的银反射层以及填充于所述通孔的电极本体,所述电极本体的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。

[0021] 可选地,所述n型半导体衬底的厚度介于6微米~30微米,所述量子点槽的深度介于1微米~20微米之间。

[0022] 可选地,所述量子点层包括红光量子点、绿光量子点、蓝光量子点及黄光量子点中的一种,且各量子点分布于不同的量子点槽中。

[0023] 可选地,所述共用n电极的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。

[0024] 可选地,所述LED显示模组包括Micro LED显示屏模组。

[0025] 本发明还提供一种LED显示屏,所述LED显示屏包括如上任意一项所述的LED显示模组。

[0026] 如上所述,本发明的LED显示模组、LED显示屏及制作方法,具有以下有益效果:

[0027] 本发明提供一种具有共阴极结构的LED显示模组,该LED显示模组整体制作于n型掺杂的单晶氮化镓衬底上,以n型掺杂的单晶氮化镓衬底为其共阴极,且具有独立的阳极,以实现独立的LED单元。一方面,由于n型掺杂的单晶氮化镓衬底与生长在其上的发光外延结构不存在晶格失配等缺陷,可以避免LED晶圆的翘曲,从而保证模组内LED发光波长具有窄的分布及LED显示模组的转移和帮定(bonding,键合)的稳定性。另一方面,本发明具有共阴极设计,在制作显示屏时,可以大大减小驱动板所需连线,极大减小驱动板的设计及制作难度,本发明可应用于VR/AR显示中。

### 附图说明

[0028] 图1~图16显示为本发明实施例的LED显示模组的制作方法各步骤所呈现的结构示意图。

[0029] 图17~图18显示为本发明另一实施例的LED显示模组的制作方法所呈现的结构示意图。

[0030] 元件标号说明

[0031]	101	n型半导体衬底
[0032]	102	发光层
[0033]	103	电子阻挡层
[0034]	104	p型半导体层
[0035]	105	反射层
[0036]	106	通孔
[0037]	107	p电极
[0038]	108	胶接层
[0039]	109	第一临时基板
[0040]	110	量子点槽
[0041]	111	红光量子点
[0042]	112	绿光量子点
[0043]	113	蓝光量子点
[0044]	114	保护层
[0045]	115	共用n电极
[0046]	116	第二临时基板
[0047]	117	驱动板
[0048]	118	电极

### 具体实施方式

[0049] 以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。

[0050] 如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。

[0051] 为了方便描述,此处可能使用诸如"之下"、"下方"、"低于"、"下面"、"上方"、"上"等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层"之间"时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。

[0052] 在本申请的上下文中,所描述的第一特征在第二特征"之上"的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。

[0053] 需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。

[0054] 如图1~图18所示,本实施例提供一种LED显示模组的制作方法,所述LED显示模组可以为Micro LED显示屏模组,所述制作方法包括步骤:

[0055] 如图1所示,首先进行步骤1),提供一n型半导体衬底101,于所述n型半导体衬底101上依次形成发光层102、电子阻挡层103及p型半导体层104,形成晶圆。

[0056] 可选地,所述n型半导体衬底101包括n型氮化镓衬底,所述n型氮化镓衬底的载流 子浓度介于 $1\times10^{18}$ cm $^{-3}\sim5\times10^{19}$ cm $^{-3}$ 之间。所述发光层102可以发出紫外光或蓝光,在本实施例中,所述发光层102包括量子阱超晶格,所述量子阱超晶格包括1nGaN/GaN、A1GaN/InGaN及A1GaN/A1GaN中的一种,所述电子阻挡层103包括p型A1GaN,所述p型半导体层104包括p型氮化镓。

[0057] 在外延生长前,还对衬底,特别是外延生长面进行各种清理,如可以采用超纯水清洗、有机溶剂清洗、酸洗、碱洗或等离子体清洗等,以提高后续外延生长的质量。

[0058] 如图2所示,然后进行步骤2),刻蚀所述p型半导体层104、电子阻挡层103及发光层102,形成贯穿至所述n型半导体衬底101的沟槽,基于所述沟槽隔离出多个发光单元。

[0059] 例如,可以采用感应耦合等离子体刻蚀(ICP)刻蚀所述p型半导体层104、电子阻挡层103及发光层102,形成贯穿至所述n型半导体衬底101的沟槽。

[0060] 如图3所示,然后进行步骤3),于所述p型半导体层104表面及所述沟槽表面形成反射层105。

[0061] 例如,可以采用电子束蒸镀法形成所述反射层,所述反射层包括分布式布拉格反射层105,其包括交替层叠的Ti<sub>3</sub>0<sub>5</sub>/Si<sub>02</sub>。

[0062] 在本实施例中,步骤3)在形成所述反射层105之前,还包括利用等离子增强化学气相沉积法(PECVD)沉积二氧化硅层的步骤,以提高绝缘性能及所述反射层105的粘附力。

[0063] 所述反射层105一方面反射从p型氮化镓面出射的光,提升芯片整体的发光亮度,另一方面,所述反射层105还可以有效减少芯片的侧边出光,解决相邻LED间的颜色窜扰问题。

[0064] 如图4~图5所示,接着进行步骤4),于所述反射层105中形成通孔106,基于所述通孔106形成p电极107。

[0065] 例如,可以采用感应耦合等离子体刻蚀(ICP)于所述反射层105中形成通孔106,所述通孔106显露各所述发光单元的p型半导体层104表面。

[0066] 例如,基于所述通孔106形成p电极107包括:

[0067] 步骤4-1),采用热蒸镀法或电子束蒸镀法于所述通孔106表面形成银反射层105; 所述银反射层105可以有效反射从p型氮化镓面出射的光,提升芯片整体的发光亮度。

[0068] 步骤4-2),采用热蒸镀法或电子束蒸镀法于所述通孔106中填充电极本体,所述电极本体的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。

[0069] 如图6~图7所示,然后进行步骤5),减薄所述n型半导体衬底101。

[0070] 例如,步骤5)可以包括以下步骤:

[0071] 步骤5-1),通过研磨抛光工艺对所述n型半导体衬底101进行第一次减薄。第一次减薄后,所述n型半导体衬底101的厚度可以介于80~120微米之间。

[0072] 步骤5-2),通过胶接层将所述晶圆胶接于第一临时基板109上。具体地,所述第一临时基板109可以为硅片或玻璃,所述胶接层108材料可以为聚二甲基硅氧烷(PDMS, polydimethylsiloxane),可通过热压法将晶圆胶接至第一临时基板109上。

[0073] 步骤5-3),使用感应耦合等离子刻蚀工艺对所述n型半导体衬底101进行第二次减薄,在第二次减薄后,所述n型半导体衬底101的厚度介于6微米~30微米。

[0074] 如图8所示,接着进行步骤6),于所述n型半导体衬底101形成与所述发光单元对应的量子点槽110。

[0075] 例如,可以采用光刻工艺以及感应耦合等离子刻蚀工艺(ICP)于所述n型半导体衬底101形成与所述发光单元对应的量子点槽110。所述量子点槽110的深度介于1微米~20微米之间。

[0076] 如图9所示,接着进行步骤7),于所述量子点槽110中填充量子点层。

[0077] 例如,所述量子点层包括红光量子点111、绿光量子点112、蓝光量子点113及黄光量子点中的一种,且各量子点分布于不同的量子点槽110中。如果发光单元发蓝光,则不涂覆蓝光量子点113,如果发光单元发紫外光,则需要涂覆红、绿、蓝光量子点113。另外,为提高显色性,还可以涂覆黄光量子点。

[0078] 如图10所示,接着进行步骤8),于所述量子点层上形成保护层114。

[0079] 例如,可以通过等离子增强化学气相沉积法 (PECVD) 在所述量子点之上沉积保护层114,所述保护层114的材料可以为二氧化硅或氮化硅。在n型半导体衬底101的边缘,有一部分未被保护层114覆盖,此区域在后续工序中会在其上制作电极,用于实现共阴连接。

[0080] 如图11所示,接着进行步骤9),于所述n型半导体衬底101上形成共用n电极115。

[0081] 例如,可以通过热蒸镀法或电子束蒸镀法于所述n型半导体衬底101上形成共用n

电极115,所述共用n电极115的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。

[0082] 图12所示为Micro LED显示屏模组的俯视图,图11为图12箭头所示的截面图。

[0083] 如图13所示,接着进行步骤10),使用激光将晶圆按照模组单元的尺寸切割。切割时,激光向n型半导体衬底101照射,其中,激光波长可以为355nm或266nm。

[0084] 如图14所示,接着进行步骤11),通过胶接层108将所述晶圆胶接于第二临时基板116上。具体地,所述第二临时基板116可以为硅片或玻璃,所述胶接层材料可以为聚二甲基硅氧烷(PDMS,polydimethylsiloxane),可通过热压法将晶圆胶接至第二临时基板116上。

[0085] 如图15所示,接着进行步骤12),去除所述第一临时基板109和胶接层108,露出所述p电极107。

[0086] 如图16所示,最后进行步骤13),将Micro LED显示屏模组帮定(bonding,键合)到驱动板117上。驱动板117可为PCB板或玻璃板,其上有电极118及各种连接线路或薄膜晶体管(TFT),电极118与模组上的p电极107电性连接。之后,去除第二临时基板116及胶接层。

[0087] 最后,通过必要的封装工艺将模组封装,完成Micro LED显示屏的制作。

[0088] 在另一实施例中,在步骤6)之前,还包括通过等离子体刻蚀(ICP)工艺刻蚀所述晶圆,以在所述晶圆中分割出多个独立的行的步骤,其中,每行的发光单元具有一共用n电极115,如图17及图18所示,其中,图18显示为图17箭头处的截面结构示意图,电极115为故意加上。

[0089] 如图16所示,本实施例还提供一种LED显示模组,例如,所述LED显示模组可以为Micro LED显示屏模组。所述LED显示模组包括:n型半导体衬底101、发光层102、电子阻挡层103及p型半导体层104;沟槽,贯穿所述p型半导体层104、电子阻挡层103及发光层102,显露所述n型半导体衬底101,所述沟槽隔离出多个发光单元;反射层105,形成于所述p型半导体层104表面及所述沟槽表面,所述反射层105中具有通孔106;p电极107,形成于所述通孔106;量子点槽110,形成于所述n型半导体衬底101中;量子点层,填充于所述量子点槽110中;保护层114,覆盖于所述量子点层上;共用n电极115,形成于所述n型半导体衬底101上。

[0090] 所述n型半导体衬底101包括n型氮化镓衬底,所述n型氮化镓衬底的载流子浓度介于 $1\times10^{18}$ cm $^{-3}\sim5\times10^{19}$ cm $^{-3}$ 之间,所述发光层102包括量子阱超晶格,所述量子阱超晶格包括InGaN/GaN、AlGaN/InGaN及AlGaN/AlGaN中的一种,所述电子阻挡层103包括p型AlGaN,所述p型半导体层104包括p型氮化镓。

[0091] 所述反射层包括分布式布拉格反射层105,其包括交替层叠的 $Ti_3O_5/SiO_2$ ,所述布式布拉格反射层105与所述p型半导体层104表面及所述沟槽表面之间具有二氧化硅层,以提高绝缘性能及所述反射层105的粘附力。

[0092] 所述p电极107包括形成于所述通孔106表面的银反射层105以及填充于所述通孔106的电极本体,所述电极本体的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、A1及Cr中的一种或多种。

[0093] 所述n型半导体衬底101的厚度介于6微米~30微米,所述量子点槽110的深度介于1微米~20微米之间。所述量子点层包括红光量子点111、绿光量子点112、蓝光量子点113及 黄光量子点中的一种,且各量子点分布于不同的量子点槽110中。

[0094] 所述共用n电极115的材料包括Sn、In、Pt、Cu、Au、Ni、Ti、Al及Cr中的一种或多种。

[0095] 本实施例还提供一种LED显示屏,所述LED显示屏包括如上所述的LED显示模组。

[0096] 如上所述,本发明的LED显示模组、LED显示屏及制作方法,具有以下有益效果:

[0097] 本发明提供一种具有共阴极结构的LED显示模组,该LED显示模组整体制作于n型掺杂的单晶氮化镓衬底上,以n型掺杂的单晶氮化镓衬底为其共阴极,且具有独立的阳极,以实现独立的LED单元。一方面,由于n型掺杂的单晶氮化镓衬底与生长在其上的发光外延结构不存在晶格失配等缺陷,可以避免LED晶圆的翘曲,从而保证模组内LED发光波长具有窄的分布及LED显示模组的转移和帮定(bonding,键合)的稳定性。另一方面,本发明具有共阴极设计,在制作显示屏时,可以大大减小驱动板所需连线,极大减小驱动板的设计及制作难度,本发明可应用于VR/AR显示中。

[0098] 所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

[0099] 上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。



图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13




图14




图15




图16




图17




图18



专利名称(译)	LED显示模组、LED显示屏及制作.	方法		
公开(公告)号	CN111129062A	公开(公告)日	2020-05-08	
申请号	CN201911396420.5	申请日	2019-12-30	
[标]发明人	刘丹丹 刘权锋 付小朝 卢敬权			
发明人	刘丹丹 刘权锋 付小朝 卢敬权			
IPC分类号	H01L27/15 H01L33/32 H01L33/36 H01L33/00			
外部链接	Espacenet SIPO			
摘要(译)				Z104

#### 摘要(译)

本发明提供一种LED显示模组、LED显示屏及制作方法,LED显示模组包括:n型半导体衬底、发光层、电子阻挡层及p型半导体层;沟槽,贯穿p型半导体层、电子阻挡层及发光层,以隔离出多个发光单元;反射层,形成于p型半导体层表面及沟槽表面,反射层中具有通孔;p电极,形成于通孔;量子点槽,形成于n型半导体衬底中;量子点层,填充于量子点槽中;保护层,覆盖于量子点层上;共用n电极,形成于n型半导体衬底上。本发明可以避免LED晶圆的翘曲,从而保证模组内LED发光波长具有窄的分布及LED显示模组的转移和帮定的稳定性。本发明具有共阴极设计,在制作显示屏时,可以大大减小驱动板所需连线,极大减小驱动板的设计及制作难度。

